O Application Note AN1342 da Intersil (www.intersil.com) descreve um circuito que permite obter um clock em tempo real (RTC) usando como referência a freqüência de 60 Hz da rede de energia. Neste artigo procuramos passar de uma forma adaptada o projeto descrito para o leitor. Verifique a disponibilidade dos componentes antes de partir para um projeto que os utilize. Esta é a nossa recomendação na revisão de 2012 do artigo.
A maioria dos circuitos que necessita de um clock preciso faz uso de osciladores controlados a cristal. Estes componentes oferecem boa precisão se bem que sofram pequenas alterações de suas características em função de temperatura. Essas pequenas alterações podem entretanto, não ser tão pequenas numa aplicação muito crítica. Um deslocamento de 100 ppm num clock que comande um relógio, por exemplo, pode resultar num desvio de 1 minuto por semana. Num caso como este, um recurso para se manter a temperatura do cristal constante é muito importante para se manter a precisão.
Uma forma muito interessante de se obter uma referência de tempo precisa, quando possível, é utilizar-se a freqüência da rede de energia. Por lei, a freqüência deve ser mantida dentro de valores precisos, já que existem muitos equipamentos que fazem uso da mesma como referência. Assim, neste artigo, descrevemos um circuito simples que faz uso de componentes da Intersil, para se obter um sinal de 4 Hz de grande precisão.
O circuito
Para se obter uma referência precisa o que se faz é a divisão sucessiva do sinal que então é aplicado a um dispositivo RTC como o ISL1208 da Intersil, conforme diagrama de blocos mostrado na figura 1.
O que ocorre é que na maioria dos dispositivos rTC a entrada é feita através de um oscilador a cristal de 32,768 kHz, sendo então feita a divisão interna deste valor, para se obter um sinal de 1 Hz. O RTC não aceita um sinal de clock de 60 Hz, de modo que deve ser utilizado um PLL de modo a se obter a freqüência correta para , ainda mais que 60 Hz não é um submúltiplo de 32,768 KHz. Assim, conforme mostra o diagrama de blocos, o que se faz é utilizar uma referência de entrada de 60 Hz, dividindo este valor para se obter 4,0 Hz o qual é aplicado a um PLL, que fornece de saída o clock de 32,768 kHz. O RTC usa então esse valor como clock interno e faz a divisão para se obter novamente 4,0 Hz de modo que esse valor funcione como detector de erro para o PLL.
No primeiro bloco do circuito temos um transformador que fornece uma tensão senoidal de 24 V pico a pico com uma freqüência de 60 Hz. Na verdade, o circuito precisa de pelo menos 4 Vpp para funcionar, o que quer dizer que transformadores de 9 V a 30 V podem ser utilizados, conforme indica a Intersil. A entrada do circuito é diferencial, sendo utilizados resistores de 1,2 k ? para limitar a corrente. A corrente é retificada em meia onda de modo a se poder gerar o sinal para o bloco seguinte. Este bloco tem por finalidade converter o sinal senoidal num sinal quadrado de 5 Vpp com 60 Hz de freqüência. Este sinal será aplicado a um divisor por 15 formado em torno de um circuito integrado CMOS 4016, obtendo-se assim um sinal de 4 Hz com ciclo ativo de 50%. Este sinal vai ser utilizado como referência para o PLL. No bloco seguinte temos um PLL mais um filtro VCO baseado em um circuito integrado 4046. O sinal é então utilizado para que em conjunto com o PLL seja gerado o sinal final de 32,768 kHz com estabilidade. Na figura 2 temos o diagrama completo do clock.
Detalhes do cálculo dos componentes utilizados no PLL podem ser obtidos no application note original, o qual está disponível no site da Intersil em formato PDF para download.
