Os dois flip-flops deste circuito integrado têm funcionamento independente e disparam com a mudança do nível do sinal de clock (level triggered). O invólucro é DIL de 16 pinos conforme mostra a figura 176, mas existem versões com invólucros para montagem em superfície (SMD).
O funcionamento de cada um dos flip-flops pode ser melhor analisado através da tabela verdade que é mostrada na figura 177.
Observe o símbolo adotado para representar um pulso de clock.
Da mesma forma que nos demais circuitos integrados desta série, as entradas CLEAR E PRESET devem ser mantidas em níveis lógicos definidos para que não ocorra o funcionamento errático do circuito.
As condições em que temos ambas as saídas no nível 1 são condições proibidas, conforme já vimos devendo ser evitadas no uso do componente.
Também observamos pela tabela verdade que não se pode ativar as duas entradas de CLOCK E CLEAR ao mesmo tempo, pois isso levaria os flip-flops a uma condição não permitida. Trata-se de outra condição proibida para o componente indicado.
Um ponto interessante, que deve ser observado neste circuito integrado, é a pinagem diferente, já que normalmente nos circuitos desta série a alimentação positiva é sempre nos pino 14 ou 16 e a negativa no de pino 7 ou 8 quando os invólucros são de 14 ou 16 pinos.
Na verdade, o projetista deve estar atento para este fato, pois não é apenas esse componente que não segue essa regra. Outros componentes podem ter alimentações feitas por pinos diferentes.
A frequência máxima de operação destes flip-flops para a série normal é de 20 MHz e o consumo é de 20
