Num único invólucro de 14 pinos Dual in Line temos 2 flip-flops do tipo J-K com entrada de Clear. A pinagem deste circuito integrado é mostrada na figura 1. Também existem versões do mesmo circuito integrado para montagem em superfície.
Os flip-flops desse CI são sensíveis ao nível de clock (Level Triggered), com entrada de Clear assíncrono. O funcionamento dos flip-flops deste circuito integrado pode melhor ser entendido pela tabela-verdade dada abaixo.
Nesta tabela, o símbolo que tem a forma de um pulso de sinal representa um pulso de clock positivo aplicado à entrada correspondente. Esse tipo de representação é muito comum em muitos manuais técnicos. O leitor deve se familiarizar com seu significado.
Observe que quando J e K estão aterradas o clock não tem efeito sobre o circuito. Na operação normal, a entrada Clear deve ser mantida no nível alto. Se a entrada Clear for aterrada o flip-flop resseta. A frequência máxima de operação destes flip-flops, para a série normal, é de 20 MHz com um consumo por circuito integrado da ordem de 20 mA.
